半導體工程 申論題歷屆試題與參考架構
地方特考三等，民國 103～114 年共 10 份試卷、53 題，其中 52 題附參考答題架構。考這一科的類科：電子工程。本頁列出歷年全部題目，參考架構只列開頭的「破題」，完整的答題架構、關鍵字與作答提醒請到站內查看。
114 年（考試時間 120 分鐘） 原卷 PDF
- 1
（一）能帶理論中，那一個參數可作為區分導體、半導體與絕緣體的依據？（5 分）
（二）該參數以何數值作為區分半導體與絕緣體的界限？（5 分）
（三）請以能帶結構的角度說明導體、半導體與絕緣體之差異。 （10 分）
（20 分）
參考架構・破題
三小題圍繞同一個核心參數：能隙（energy gap, Eg）。先點明「導體、半導體、絕緣體的差別不在電子多寡，而在價電帶與導電帶之間有沒有、以及有多大的禁止能帶」，再依小題分層展開。
完整答題架構與關鍵字：到站內看全文
- 2
（一）在半導體晶格中，載子具有那二種主要的傳輸機制？（4 分）
（二）一個實際的矽 p n 接面二極體在順偏導通狀態下，有那些電流成分？（8 分）
（三）請說明各電流形成之機制。（8 分）
（20 分）
參考架構・破題
本題從載子傳輸的兩大機制（漂移、擴散）出發，再延伸到實際矽 p-n 接面二極體順偏時的電流組成。作答要把「理想二極體」與「實際二極體」分開講，並交代各成分在哪個偏壓區間主導。
完整答題架構與關鍵字：到站內看全文
- 3
在T 300 K 下，一個 n 型矽半導體中，施體濃度為 N d 1017 cm 3 ，本質載子濃度為 ni 1.5 1010 cm 3 。若在 t 0 秒時產生1016 cm 3 的過量載子，請回答下列問題：
（一）在 t 0 秒時，多數載子和少數載子的濃度各為多少？（10 分）
（二）請計算 t 0 秒時準費米能階相對於本質費米能階的能量差，並在能帶圖上標示出來。（10 分）
（20 分）
參考架構・破題
本題考低階注入下的過量載子與準費米能階。原題符號：T = 300 K、Nd = 10^17 cm^-3、ni = 1.5×10^10 cm^-3、t = 0 時產生過量載子 Δn = Δp = 10^16 cm^-3。關鍵在先算平衡濃度，再分別用電子、電洞濃度求 EFn、EFp。
完整答題架構與關鍵字：到站內看全文
- 4
（一）請說明為何金氧半場效電晶體（MOSFET）的長通道與短通道元件之臨界電壓會有所不同。（8 分）
（二）如何從汲/源極設計的角度來抑制短通道效應？並說明此方法可能導致的副作用。（12 分）
（20 分）
參考架構・破題
本題考短通道效應的兩面：前半問「為何長短通道 Vth 不同」，要從閘極所控制的空乏電荷比例講起；後半問「從汲/源極設計如何抑制」，主軸是淺接面與摻雜輪廓工程（LDD、halo），副作用則是寄生串聯電阻與可靠性代價。
完整答題架構與關鍵字：到站內看全文
- 5
隨著技術節點持續微縮，曝光技術亦不斷演進。請說明自曝光波長 248 nm KrF 以降，至鰭式場效電晶體（FinFET）時代，如何運用各種不同的曝光技術與圖案化方法來實現更微小的電路圖案。（20 分）
（20 分）
參考架構・破題
本題考微影技術演進。原題「曝光波長 λ = 248 nm KrF」。答題主軸是瑞利解析度公式 R = k1·λ/NA：縮小線寬只有三條路——縮短波長、提高數值孔徑、降低 k1（解析度增強技術與多重圖案化），最後交代 FinFET 世代如何組合運用，並帶到 EUV。
完整答題架構與關鍵字：到站內看全文
113 年（考試時間 120 分鐘） 原卷 PDF
- 1
請說明在矽晶圓中 N 型半導體的多數載子是什麼？矽晶圓中 N 型摻雜物是那些材料？（10 分）
（10 分）
參考架構・破題
10 分基本題，答案要短而準：多數載子是電子，摻雜物是週期表第 V 族元素。得分關鍵在於把「為什麼」用兩三句物理講清楚，並把常用摻雜物與其製程用途一併列出。
完整答題架構與關鍵字：到站內看全文
- 2
在 P 型矽晶圓，請舉三種製程說明如何用矽晶圓製作電阻？（20 分）
（20 分）
參考架構・破題
題目給的是 P 型矽晶圓，要「用矽晶圓製作電阻」。答題主軸是片電阻概念 R = Rs × L/W，再舉三條在晶圓上實現電阻體的製程路線：擴散／離子佈植電阻、井電阻、沉積多晶矽（或薄膜）電阻，並說明各自的隔離方式與優缺點。
完整答題架構與關鍵字：到站內看全文
- 3
CVD 與 PVD 之主要差別為何？（10 分）
（10 分）
參考架構・破題
10 分的對比題，差別的根本在於薄膜是「由化學反應生成」還是「由物理方式搬移」，由此衍生出階梯覆蓋性、製程溫度、可鍍材料與污染等一連串差異。先各一句定義，再分項比較。
完整答題架構與關鍵字：到站內看全文
- 4
IC 製程中可以形成圖案之技術有那些？（20 分）
（20 分）
參考架構・破題
「形成圖案」包含兩件事：先用微影把圖案定義在光阻上，再用圖案轉移（蝕刻、佈植、剝離、鑲嵌）把它做到膜層上。只寫「光學微影」會偏窄，建議依「微影技術」與「圖案轉移」兩大軸線鋪陳，並補上解析度增強與多重圖案化。
完整答題架構與關鍵字：到站內看全文
- 5
請畫出基本的快閃記憶體元件結構圖，它與 NMOS 之間主要的不同是什麼？（20 分）
（20 分）
參考架構・破題
本題要畫圖也要比較。核心一句話：快閃記憶體就是把 NMOS 的閘極拆成兩層，中間多一個電性浮接的浮動閘極來儲存電荷，因此臨界電壓可被程式化，且斷電後資料不失。圖與差異要互相對應。
完整答題架構與關鍵字：到站內看全文
- 6
半導體製程中量測電阻為何須用四點探針，請畫出其量測圖。（20 分）
（20 分）
參考架構・破題
核心一句話：兩點量測量到的是試片電阻加上兩個探針的接觸電阻與擴散電阻，四點探針把「送電流」與「量電壓」分開，使量電壓的回路幾乎沒有電流通過，接觸電阻上的電位降被消除，量到的才是材料本身的片電阻。
完整答題架構與關鍵字：到站內看全文
112 年（考試時間 120 分鐘） 原卷 PDF
- 1
（一）請分別敘述在外質半導體中何謂「完全解離（complete ionization）」及「凍結（freeze-out）」？（10 分）
（二）請輔以數學表示式說明在半導體中「質量作用定律（mass-action law）」之物理意義。（5 分）
（15 分）
參考架構・破題
本題考外質半導體的載子統計。（一）比較兩個溫度區間下摻雜原子的解離狀態；（二）寫出質量作用定律 np = ni² 並講清「熱平衡下電子與電洞濃度的乘積只由材料與溫度決定」的物理意涵。
完整答題架構與關鍵字：到站內看全文
- 2
（一）請輔以數學表示式說明影響半導體「漂移電流密度（drift current density）」之因素為何？（5 分）
（二）請分別說明影響半導體中載子移動之「晶格散射（lattice scattering） 」及「游離雜質散射（ionized impurity scattering）」之物理意義及其溫度效應。（10 分）
（15 分）
參考架構・破題
（一）由 J = q(nμn + pμp)E 逐項點出影響漂移電流密度的因素；（二）把兩種散射機構的物理來源講清，各自給出移動率隨溫度的相反趨勢，最後用 Matthiessen 規則合成移動率對溫度的鐘形曲線。
完整答題架構與關鍵字：到站內看全文
- 3
（一）請以數學表示式定義 p-n 接面之「內建電位（Vbi, built-in potential）」。（5 分）
（二）請繪出 p-n 接面其分別在逆向偏壓、順向偏壓之能帶圖（energy-band diagram），並說明其整流（rectification）特性。（10 分）
（15 分）
參考架構・破題
（一）寫出 Vbi = (kT/q)·ln(Na·Nd/ni²)，並說明它來自兩側費米能階拉平所需的能帶彎曲量；（二）畫出逆偏與順偏能帶圖，用「能障高度隨偏壓改變，而多數載子必須越過能障」說明電流為何只單向易流。
完整答題架構與關鍵字：到站內看全文
- 4
雙載子接面電晶體（BJT） ：
（一）請敘述「基極寬度調變效應（base width modulation effect）」，並說明其對於 BJT 輸出電導（go）之影響。（10 分）
（二）請敘述「高注入效應（high injection effect）」，並說明其對於 BJT 共射極電流增益（β）之影響。（10 分）
（20 分）
參考架構・破題
兩小題都是「效應到參數影響」的固定題型。（一）基極寬度調變即爾利效應（Early effect），使輸出特性在主動區仍上揚，輸出電導不為零；（二）高注入使基極有效摻雜被抬升、射極注入效率下降，共射極電流增益在大電流時下滑。
完整答題架構與關鍵字：到站內看全文
- 5
SiO2、S3N4 及 Ta2O5 的相對介電常數（εs）分別約為 3.9、7.6 及 25。
（一）若分別以介電層 Ta2O5 及 SiO2 作為電容，且 Ta2O5：SiO2 之厚度比2：1、面積比為 3：1，試求其電容比？（5 分）
（二）假設以厚度為 3t 微米之 Ta2O5 作為介電層之電容值為 C1；另以各層厚度均分別為 t 微米之 SiO2/S3N4/SiO2 作為介電疊層之電容值為 C2。假設兩者具有相同面積，試計算 C1/C2 之比值？（10 分）
（15 分）
參考架構・破題
兩小題都回到平行板電容公式 C=ε0·εr·A/d：第（一）小題是單層電容的比值代入，第（二）小題考「多層介電層相疊等效於電容串聯」，用倒數相加求等效值。先把公式與串聯關係交代清楚再代數字，過程分比答案分多。
完整答題架構與關鍵字：到站內看全文
- 6
矽 p-n 接面在 T = 300 K 之施體雜質與受體雜質濃度分別為 ND = 1015 cm-3及 ND = 1016 cm-3，且未施加電壓；本質載子濃度 ni = 1.5 × 1010 cm-3。試求空乏區寬度及最大電場強度分別為？（20 分）[kT_300 K = 0.0259 eV 、 單 位 電 量 q = 1.6 × 10-19 C 、 介 電 常 數 為11.7ε0(ε0 = 8.85 × 10-14 F/cm)]
（20 分）
參考架構・破題
標準的 pn 接面空乏區題：先由兩側摻雜濃度求內建電位 Vbi，再以空乏近似求空乏區總寬度 W，最後用三角形電場分布得最大電場 Emax=2Vbi/W（位於接面處）。題目把兩個濃度都寫成 ND，依數值判斷 1e16 cm-3 應為受體濃度 NA，作答時先說明此假設。
完整答題架構與關鍵字：到站內看全文
111 年（考試時間 120 分鐘） 原卷 PDF
- 1
（一）何謂接觸電阻（contact resistance）？何謂片電阻（sheet resistance）？何謂特徵電阻（specific contact resistance）？並寫出上述三種電阻的單位。（20 分）
（二）請說明如何量測這三種電阻？（10 分）
（30 分）
參考架構・破題
本題考三種容易混淆的電阻定義、單位與量測方法。關鍵在把「整顆接觸的電阻（歐姆）」、「薄膜的面電阻（歐姆／方塊）」與「單位面積的接觸品質（歐姆·平方公分）」三者的量綱區分清楚，再各自對應標準量測結構。
完整答題架構與關鍵字：到站內看全文
- 2
對一長度為 L 且此長度兩端施加偏壓 V 的 n 型半導體，假設電子的擴散長度為 Ln，電子的擴散係數為 Dn，電子的遷移率（mobility）為 μn，電子濃度為 n，電子電荷為 q。假設沿長度 L 方向為 x 軸方向，且電子速度達到飽和值 v。請寫出此半導體的漂移（drift）電流密度與擴散（diffusion）電流密度方程式？（20 分）
（20 分）
參考架構・破題
本題要寫出一維載子傳輸的兩個電流密度分量：漂移電流由電場驅動、擴散電流由濃度梯度驅動，並注意題目特別指定「電子速度已達飽和值 v」，此時漂移電流不再與電場成正比，必須改寫成 J=q·n·v。答題時把兩式、各符號意義與適用條件一併交代。
完整答題架構與關鍵字：到站內看全文
- 3
（一）對一 npn 雙極性接面電晶體（Bipolar Junction Transistor, BJT），若基極濃度由射極-基極接面（emitter-base junction）朝向基極-集極接面（base-collector junction）逐漸減少的結構，請說明這樣可以提供什麼優點？（10 分）
（二）對一 npn 雙極性接面電晶體，通常電流增益（）是一常數，但是它在低集極電流（IC）與高集極電流區域都會呈現減少的趨勢。請說明為什麼會減少的原因？（10 分）
（20 分）
參考架構・破題
本題第（二）小題原題符號應為電流增益 β（β = IC/IB）。第（一）小題考漸變基極摻雜產生的內建電場；第（二）小題考 β 對 IC 曲線（Gummel 圖）兩端下降的物理原因。
完整答題架構與關鍵字：到站內看全文
- 4
考慮一多晶矽閘極金氧半電容（polysilicon-gate MOS capacitor），在高摻雜的閘極，其 EF - EC = 0.2 eV；在一般摻雜的矽基板，其 EC - EF = 0.2 eV。假設此結構理想化，
（一）畫出此多晶矽閘極金氧半電容在平帶（flat-band）情況下的能帶圖。 （10 分）
（二）當閘極電壓等於零（VG = 0）時，此多晶矽閘極金氧半電容是處於下列那一種情況？聚積（accumulation）？空乏（depletion）？反轉（inversion）？（10 分）
（三）請說明閘氧化層和場氧化層的差異。（10 分）
（30 分）
參考架構・破題
本題核心是由兩側費米能階位置算出金屬（此處為重摻雜多晶矽）與基板的功函數差，也就是平帶電壓 VFB=φms，再判斷 VG=0 時相對平帶是正偏或負偏，並結合基板導電型態決定表面狀態。第三小題轉考製程：閘氧化層與場氧化層的用途差異。
完整答題架構與關鍵字：到站內看全文
110 年（考試時間 120 分鐘） 原卷 PDF
- 1
砷化鎵半導體的晶格結構為閃鋅（zincblende）結構；其中砷原子構成一個面心立方次晶格（sub-lattice），而鎵原子構成另一個面心立方次晶格。
（一）繪出閃鋅晶格結構，並說明次晶格如何使兩種原子組合成共價鍵鍵結。（10 分）
（二）若以矽原子為砷化鎵半導體的雜質。分別就矽原子進入砷原子的次晶格取代砷原子、以及進入鎵原子的次晶格取代鎵原子，討論如何影響砷化鎵的導電型態。 （10 分）
（20 分）
參考架構・破題
第（一）小題考閃鋅晶格的幾何：兩個面心立方次晶格沿體對角線位移四分之一，造成每個原子與四個異種原子形成四面體共價鍵。第（二）小題考砷化鎵的兩性摻雜（amphoteric doping）：矽屬第 IV 族，取代第 III 族的鎵成為施體、取代第 V 族的砷成為受體。
完整答題架構與關鍵字：到站內看全文
- 2
考 慮 在 一 個 順 偏 發 光 二 極 體 元 件 的 主 動 層 內 的 電 子 、 電 洞 復 合（recombination），舉出三種復合的方式，說明其物理機制，並敘述其復合速率與電子、電洞濃度的關係。（20 分）
（20 分）
參考架構・破題
本題要答發光二極體主動層內的三種復合機制，重點在「輻射與非輻射之分」以及各自的復合速率對載子濃度的次方關係（即 ABC 模型：R=An+Bn²+Cn³）。這個次方關係正是解釋內部量子效率隨電流先升後降（efficiency droop）的關鍵，答題時務必寫出。
完整答題架構與關鍵字：到站內看全文
- 3
如下圖所示為一霍爾效應（Hall effect）量測結構，所量測為一半導體薄膜長方形結構。電流 I 如圖所示，由接點 a 流入，接點 b 流出。磁場 B為出紙面方向，與薄膜電流方向垂直。由接點 c 與接點 d 量得的電壓為Vcd；由接點 e 與接點 d 量得的電壓為 Ved。
（一）若此半導體為 n 型半導體，由電子傳導，問電子會堆積在 e 接點側或d 接點側？電壓 Ved 為正或為負？說明你的理由。若半導體為 p 型半導體又會如何？（10 分）
（二）若 ed 的間距為 W，cd 的間距為 L，薄膜的厚度為 t，磁場的大小為|B|，單位電荷以 q 表之。就半導體為 n 型半導體，電子濃度為 n 的條件，求 Ved/I 之值，以上述參數表之。 （10 分）B磁場
（20 分）
參考架構・破題
依原卷圖：薄膜左右兩端為 a、b，電流 I 由 a 流向 b（向右）；磁場 B 垂直出紙面；e 在上緣，c、d 在下緣（c 偏左、d 偏右，與 e 正對）。本題用勞倫茲力判斷載子偏向，再由霍爾電場與漂移速度推出霍爾電壓。
完整答題架構與關鍵字：到站內看全文
- 4
考慮一個異質 PN 接面，P 型半導體的能隙為 1.4 eV，其中性區之費米能階在價電帶上方 0.05 eV。N 型半導體的能隙為 1.7 eV，其中性區的費米能階在導電帶下方 0.1 eV。若在接面接合處 N 型半導體的導電帶比 P型半導體的導電帶高 0.2 eV。假設 P 型半導體的雜質濃度 NA 遠高於 N型半導體的雜質濃度 ND，畫出平衡時的能帶圖概要圖，圖中需標出能隙、中性區費米能階、接合處的導電帶與價電帶差異，以及空間電荷區。說明空間電荷區的主要電荷及其電場方向。並求此 PN 接面的內建電位（built-in potential）大小。（20 分）
（20 分）
參考架構・破題
本題是異質接面能帶圖題。求內建電位的技巧是「先把兩材料的費米能階放到同一能量座標上」——利用題目給的接面處導電帶不連續量 ΔEc=0.2 eV 當橋樑，兩側費米能階差即為 q·Vbi。注意 NA 遠大於 ND，空乏區幾乎全落在 N 側。
完整答題架構與關鍵字：到站內看全文
- 5
舉出兩種乾式蝕刻（dry etch）法，說明其工作之原理。並說明乾式蝕刻為何能夠達到具高深寬比的非等向性（anisotropic）蝕刻。（20 分）
（20 分）
參考架構・破題
本題分兩段：先舉兩種乾式蝕刻法並說明原理（建議選純物理的濺射蝕刻／離子束研磨與物理化學並用的反應離子蝕刻，對比最鮮明），再解釋非等向性的成因——離子入射具方向性、側壁不受離子撞擊，加上側壁鈍化膜保護，橫向蝕刻被抑制，才能得到高深寬比結構。
完整答題架構與關鍵字：到站內看全文
109 年（考試時間 120 分鐘） 原卷 PDF
- 1
鑽石（diamond）結構與閃鋅（zincblende）結構都是由兩個面心立方次晶格（sub-lattice）所組成。 （每小題10分，共20分）
（一）說明這兩種結構的差異以及這兩種結構中兩個面心立方次晶格在空間的對應關係。
（二） In0.53Ga0.47As 合金半導體屬於閃鋅結構。其三種原子銦、鎵、砷在兩個次晶格間如何分布？又 Si0.2Ge0.8屬於鑽石結構。其兩種原子矽、鍺在兩個次晶格間又如何分布？
（20 分）
參考架構・破題
鑽石與閃鋅結構的幾何骨架相同，都是兩個面心立方（FCC）次晶格沿體對角線位移四分之一互相穿插而成；差別只在兩個次晶格上放的是同一種原子還是兩種原子。第（二）小題考的是合金中原子「取代哪一個次晶格」的觀念。
完整答題架構與關鍵字：到站內看全文
- 2
在一個 PN 接面光偵測器中，若光子在空乏區被吸收而產生電子電洞對，分別說明電子與電洞由產生位置到外部電極的傳導方式。若光子在 P 型中性區被吸收，也分別說明電子與電洞由產生位置到外部電極的傳導方式。請指出電子與電洞的傳導方向。 （20分）
（20 分）
參考架構・破題
本題考光生載子的兩種傳導機制：空乏區內靠內建電場的「漂移」，中性區內少數載子靠濃度梯度的「擴散」，進到空乏區後再被電場掃過；最後在電極端以多數載子形式流出。
完整答題架構與關鍵字：到站內看全文
- 3
就一個操作在主動區的 npn 雙極性電晶體（bipolar junction transistor），說明其電流的傳導機制。何謂電晶體的注入效率（injection efficiency）與傳導因子（transport factor）？若基極（base）與射極（emitter）為同質接面（homojunction），應如何設計射極與基極的摻雜濃度以提高注入效率？若基極與射極為異質接面（heterojunction） ，其能帶結構對注入效率有何影響？（20分）
（20 分）
參考架構・破題
主動區的 npn BJT 是「射極注入、基極傳輸、集極收集」的過程；注入效率決定射極電流有多少是電子，傳導因子決定電子有多少能穿過基極。提高注入效率在同質接面靠摻雜比，在異質接面靠能隙差。
完整答題架構與關鍵字：到站內看全文
- 4
請說明磊晶成長（epitaxial growth）、異質磊晶成長（hetero-epitaxial、以及晶格不匹配（lattice mismatch）growth） 。如何利用異質磊晶成長對磊晶薄膜產生應變（strain）？（20分）
（20 分）
- 5
考慮 Si 的 SiO2熱成長的機制可分為兩個步驟：氧分子擴散通過已成長的 SiO2然後與下面的 Si 進行反應形成 SiO2。假設擴散的氧分子通量與SiO2厚度成反比。分別說明何時擴散步驟、反應步驟會成為瓶頸步驟。而在前述兩種狀況下，SiO2的厚度與時間的關係分別為何？（20分）
（20 分）
參考架構・破題
本題就是 Deal–Grove 熱氧化模型：串聯的擴散與界面反應兩步驟，穩態時兩通量相等。氧化層薄時反應慢為瓶頸、厚度與時間成線性；氧化層厚時擴散慢為瓶頸、厚度與時間成拋物線。
完整答題架構與關鍵字：到站內看全文
108 年（考試時間 120 分鐘） 原卷 PDF
- 1
請回答下列問題：
（一）製作半導體元件時為何須選擇正確的 Si 晶圓結晶面與結晶方向？其對元件特性會有什麼影響？請舉例說明。（15 分）
（二）當太陽電池所在的環境溫度自 300 K 上升至 400 K 時，此太陽電池輸出的電力會增加或是減少？為什麼？（10 分）
（25 分）
參考架構・破題
第一小題考晶面方向對表面原子密度、界面態、遷移率、蝕刻與氧化速率的影響，要搭配實例。第二小題考溫度對太陽電池的影響：溫度上升使本質載子濃度與飽和電流大增、開路電壓下降，輸出功率減少。
完整答題架構與關鍵字：到站內看全文
- 2
有一金-半二極體（M-S diode） ，設半導體端內部之雜質濃度呈線性漸變（linearly graded），即 ND = ax，其中 a 為製程參數，試求：
（一）利用空乏近似法（depletion approximation method）求出此二極體半導體端內部之電荷密度 ρ(x)，電場強度 ε (x) ，以及空乏區的寬度 W(VA)（depletion width）。（15 分）
（二） 利 用 （一） 的 結 果 求 出 此 金 - 半 二 極 體 之 小 信 號 電 容 （ small signal capacitance）為何？（10 分）
（25 分）
參考架構・破題
以金屬／半導體界面為 x = 0，半導體空乏區內電荷密度隨 ND = ax 線性增加，依空乏近似解卜瓦松方程式，可得電場為二次式、空乏寬度與 (Vbi − VA) 的三分之一次方成正比，小信號電容與電壓的 −1/3 次方成正比。
完整答題架構與關鍵字：到站內看全文
- 3
請回答下列問題：
（一）在 MOS 元件中，其氧化層內或氧化層與 Si 的介面處通常都會存在某些 缺 陷 電 荷 （ defect charge ）， 例 如 氧 化 陷 阱 電 荷 （ oxide trapped、可移動離子電荷（mobile ion charge）charge） 、固定電荷（fixed charge）或介面陷阱電荷（interface trapped charge）等。試說明上述缺陷電荷之由來，並畫一金氧半（metal/SiO2/Si）的結構圖，標出上述四種缺陷電荷所在的位置。 （15 分）
（二）設有 NMOS 元件與 PMOS 元件各一個，它們的閘極氧化層（gate oxide）中同樣都存在有 1011 cm-2 的可移動離子電荷，現將此兩元件同置放在高溫中啟動（turned on）數個小時，試問那一個元件的臨界電壓受影響會較大？並說明理由。（10 分）
（25 分）
參考架構・破題
第一小題要說明四種氧化層缺陷電荷的成因與位置並畫圖；第二小題考可移動離子（主要為 Na+、K+）在高溫加偏壓下的漂移：NMOS 開啟時閘極加正壓，正離子被推到 SiO2/Si 界面，對臨界電壓影響最大。
完整答題架構與關鍵字：到站內看全文
- 4
設有一理想的 Si MOS 電容，維持在 T= 300 K，其元件相關參數如下閘極材料為 p+多晶矽（其功函數ΦB=5.2 ev）基板為 n 型矽且雜質摻雜濃度 ND 為 1018 cm-3 SiO2 的厚度 xox = 2 nm試求：
（一）此 MOS 電容的平帶電壓（flat-band voltage），VFB 為何？（10 分）
（二）此 MOS 電容的臨界電壓（threshold voltage） ，VT 為何？（10 分）
（三）若此 MOS 電容的基板摻雜量 ND 減少為 10 cm-3 時，其臨界電壓會有何變化？並說明理由。（5 分）
（25 分）
107 年（考試時間 120 分鐘） 原卷 PDF
- 1
請回答下列問題：
（一）請說明與畫出單晶矽晶圓，砷化鎵和氮化鎵之晶體結構。（12 分）
（二）為何砷化鎵電子漂移速度與電場之關係圖如下，請說明之。（6 分）
（18 分）
參考架構・破題
第一小題比較三種常見半導體的晶體結構：Si 為鑽石結構、GaAs 為閃鋅結構、GaN 常見為纖鋅礦（六方）結構。第二小題雖附圖，但 GaAs 的速度–電場關係是標準圖形：低場線性、達峰值後出現負微分遷移率，原因是谷間電子轉移（轉移電子效應）。
完整答題架構與關鍵字：到站內看全文
- 2
如果矽晶圓（矽能隙為 1.12 eV）被摻雜 1017 砷原子/cm3，請計算出載子濃度和 300 K 費米能階相較於中間能隙之位置。 （Note：ni=9.65×109 cm-3）（8 分）
（8 分）
參考架構・破題
砷為 V 族施體，摻雜 10^17 cm⁻³ 遠大於本質濃度，室溫完全游離，為 n 型半導體；以質量作用定律求少數載子，再用 n = ni exp((EF − Ei)/kT) 求費米能階位置。
完整答題架構與關鍵字：到站內看全文
- 3
請回答下列問題：
（一）何種情況下半導體會變成簡併半導體（Degenerate Semiconductor）？（3 分）簡併半導體對能隙有何影響。（2 分）
（二）於半導體製程中離子佈植後需搭配熱處理，其目的為何。（4 分）
（9 分）
參考架構・破題
第一小題：摻雜濃度高到費米能階進入導帶（或價帶）或與其相距數個 kT 以內時即為簡併半導體，並伴隨能隙窄化。第二小題：離子佈植後退火是為了修復晶格損傷並活化摻雜原子。
完整答題架構與關鍵字：到站內看全文
- 4
請寫出 n 型半導體之連續方程式（continuity equation），並說明每一項次影響之因素。 （5 分）
（5 分）
- 5
請回答下列問題：
（一）請畫出在間接能隙半導體材料中四種電子與電洞產生與復合（generation-recombination）之過程。（8 分）
（二）請畫出 Haynes-Schockley 實驗之裝置。 （4 分）若以 n 型半導體為例，當無外加電場與有外加電場時載子分布之狀況。 （8 分）
（20 分）
參考架構・破題
本題考非平衡載子的產生／復合機制與少數載子傳輸的經典量測。第一小題要畫能帶圖說明間接能隙材料中以缺陷能階（復合中心）為主的四種過程；第二小題要畫出 Haynes-Shockley 實驗裝置，並說明脈衝注入的少數載子（n 型中為電洞）在無電場時只擴散、有電場時邊漂移邊擴散。
完整答題架構與關鍵字：到站內看全文
- 6
請畫出 p 型半導體與 n 型半導體形成 pn 接面前後之能隙圖。（10 分）
（10 分）
- 7
請畫出 pn 二極體在順向偏壓時少數載子和電子/電洞產生電流之分布，並標示少數載子與電壓之關係式。 （10 分）
（10 分）
參考架構・破題
本題考順向偏壓下理想二極體的少數載子注入與電流組成：空乏區邊緣的少數載子濃度由接面定律決定，進入中性區後以擴散長度指數衰減；少數載子擴散電流與多數載子電流互補，總電流處處相等。
完整答題架構與關鍵字：到站內看全文
- 8
一個理想之 MOS 元件，如果半導體載子 NA=1017/cm3，請計算其空乏區最大寬度。 （Note：矽相對介電常數=11.9，真空介電常數=8.85×10-14 F/cm）（4 分）
（4 分）
參考架構・破題
本題是 MOS 電容最大空乏寬度的計算。題目 NA＝1017 應理解為 10^17 cm^-3（p 型基板）。當表面達到強反轉，表面電位為 2φfp，此後空乏區不再擴大，即為最大空乏寬度。
完整答題架構與關鍵字：到站內看全文
- 9
何謂異質接面？何謂磊晶？欲得到品質佳之異質磊晶膜需符合那些要素。（8 分）
（8 分）
- 10
若於 Si（莫耳重：28.9 g/mol；密度：2.33 g/cm3）晶圓上以熱氧化方式成長 SiO2（莫耳重：60.08 g/mol；密度：2.21 g/cm3）膜厚為 x，請說明將有多少 Si 會轉換成 SiO2。（8 分）
（8 分）
參考架構・破題
本題考熱氧化時矽的消耗比例。氧化時每一個 Si 原子轉成一個 SiO2 分子，利用兩者的莫耳體積（單位體積莫耳數）比，即可求出成長厚度 x 的氧化層所消耗的矽厚度。
完整答題架構與關鍵字：到站內看全文
104 年（考試時間 120 分鐘） 原卷 PDF
- 1
（一）對一室溫下低摻雜的 n 型半導體，假如溫度升高，請說明它的費米能階（Fermi Level）是偏近導帶還是偏離導帶？請說明原因。 （10 分）
（二）請寫出 pn 二極體中的接面定律（Law of the Junction）方程式，並說明其物理意義。（10 分）
（20 分）
參考架構・破題
第一小題考費米能階隨溫度的變化：溫度升高，本質載子大量產生，n 型半導體逐漸趨向本質，費米能階向能隙中央移動、遠離導帶。第二小題考接面定律：空乏區邊緣少數載子濃度與外加電壓成指數關係，是二極體電流方程的基礎。
完整答題架構與關鍵字：到站內看全文
- 2
（一）關於 npn 雙極性電晶體，若基極（Base）區使用漸進式（Graded）濃度的結構，請說明它可以提供的優點。（10 分）
（二）高電子遷移率電晶體（High-Electron-Mobility Transistor, HEMT）為常用於高頻通訊的元件之一，因為這種元件具有可以在低溫時降低雜質散射（Impurity Scattering）效應而提升二維電子雲（Two-Dimension Electron Gas, 2DEG）的電子遷移率之優點；但在室溫或較高溫度時仍然會受到晶格散射（Lattice Scattering）的影響，能提升電子遷移率的效應有限。然而，我們都是在室溫使用這種元件於通訊裝置，請說明高電子遷移率電晶體在室溫可以提供的優點。 （10 分）
（20 分）
參考架構・破題
第一小題考漸變基極 BJT：基極摻雜由射極側往集極側遞減，形成內建電場加速少數載子，縮短基極渡越時間。第二小題考 HEMT 在室溫的優點：即使遷移率提升有限，調變摻雜分離了雜質與通道，仍帶來高載子濃度、高速度與低雜訊等好處。
完整答題架構與關鍵字：到站內看全文
- 3
（一）為什麼在金氧半場效電晶體（MOSFET）的通道所計算的載子遷移率和一般半導體材料（semiconductor material）量測的載子遷移率是不同的？請說明原因。 （10 分）
（二）請說明什麼是鰭式場效電晶體（Fin Field-Effect Transistor, FinFET），它有什麼優點？（10 分）
（20 分）
參考架構・破題
第一小題考有效遷移率與塊材遷移率的差異：MOSFET 通道位於氧化層界面的極薄反轉層，受表面散射與垂直電場影響，遷移率明顯低於塊材。第二小題考 FinFET 的三維多閘極結構與其抑制短通道效應的優點。
完整答題架構與關鍵字：到站內看全文
- 4
（一）請分別繪出由擴散與離子佈植所形成的摻雜濃度對深度的分布圖，並說明它們之間的差異。（10 分）
（二）以熱氧化法成長的二氧化矽（SiO2）薄膜，起初成長的二氧化矽薄膜厚度與時間成線性關係，隨著時間增長，二氧化矽薄膜厚度與時間的開根號成正比。請說明這兩者的物理機制，這兩種機制分界處的二氧化矽薄膜厚度約為多少？（10 分）
（三）請比較使用銅優於鋁作為導線製程技術的原因，至少列出三項。（10 分）
（四）請列出乾式蝕刻優於濕式蝕刻的優點，至少列出四項。（10 分）
（40 分）
參考架構・破題
本題四小題涵蓋摻雜、氧化、金屬化、蝕刻四項製程，每題 10 分，宜各用一段到兩段精準作答：比較分布圖、解釋 Deal-Grove 模型兩區、列出銅導線與乾式蝕刻的優點。
完整答題架構與關鍵字：到站內看全文
103 年（考試時間 120 分鐘） 原卷 PDF
- 1
假如 a 表示某一半導體的晶格常數（lattice constant），且該半導體具有體心立方（body-centered cubic）的結晶結構，請計算該半導體單位體積所含有原子數目。（10 分）請計算該半導體表面的單位面積所含的原子數目。（10 分）
（20 分）
參考架構・破題
本題考體心立方晶格的原子密度。體密度用晶胞內等效原子數除以晶胞體積；面密度則需先指明晶面（題目未指定），一般以 (100)、(110)、(111) 三個低指數面分別計算。
完整答題架構與關鍵字：到站內看全文
- 2
一般 n 型半導體材料的電子濃度對溫度之關係圖可以分成三段區域，分別為低溫的冷凍（freeze out）區域、中間溫度的外摻（extrinsic）區域與高溫的本質（intrinsic）區域，各相鄰區域之間都有一轉折溫度值或轉折溫度範圍。對於電子濃度為 1 × 1014 cm-3、1 × 1016 cm-3 與 1 × 1018 cm-3 的三個半導體材料，請繪出這三個半導體材料的電子濃度對溫度之關係圖於同一個圖中。（10 分）關於矽半導體的電子漂移速度（electron drift velocity）對電場的關係圖，可以分成兩段區域，請分別說明在低電場（低於 1 × 105 V/cm）與高電場（高於 1 × 105 V/cm）時電子漂移速度與電場的關係。（10 分）
（20 分）
- 3
由一 n 型矽半導體與金（Au）形成蕭特基接面（Schottky junction），假如金的功函數（work function）為 4.8 eV，矽的電子親和力（electron affinity）為 4.05 eV ，矽的能隙為 1.1 eV，矽的功函數為 4.15 eV，請計算此蕭特基接面的能障值（barrier height）與內建電位值（built-in potential）。（10 分）請說明 npn 雙極性接面電晶體（bipolar junction transistor，BJT）工作在什麼偏壓條件下，它的有效中性基極（base）寬度會減少？這稱為什麼效應？又請說明工作在什麼偏壓條件下，它的有效中性基極（base）寬度會增加？這稱為什麼效應？（10 分）請說明製作白光發光二極體（LED）較常用的兩種方法。（10 分）
（30 分）
參考架構・破題
本題共三小題：第一小題用金屬功函數與半導體電子親和力算蕭特基能障與內建電位；第二小題考 BJT 偏壓造成的有效基極寬度變化（爾利效應與克爾克效應）；第三小題考白光 LED 的兩種主要做法。計算題要列出公式與能帶意義，觀念題要講清楚物理機制。
完整答題架構與關鍵字：到站內看全文
- 4
有一種使用 TEOS（tetraethyl orthosilicate）為原料的電漿加強式化學氣相沉積（Plasma-Enhanced Chemical Vapor Deposition）技術成長二氧化矽（SiO2）薄膜，請說明這種方法有什麼優點？（10 分）在矽的局部氧化（local oxidation of silicon，LOCOS）過程中，何謂鳥嘴（bird’s beak）效應？它有什麼優點或缺點？（10 分）請說明為什麼半導體在進行雜質擴散後，接著需要使用比較高的溫度或較長的時間進行熱處理？（10 分）
（30 分）
參考架構・破題
本題三小題皆屬製程：TEOS 電漿輔助化學氣相沉積氧化層的優點、LOCOS 隔離的鳥嘴效應、雜質擴散後的熱處理目的。每小題以「原理→特性→優缺點或目的」組織作答。
完整答題架構與關鍵字：到站內看全文
其他等別的「半導體工程」
- 半導體工程（高考三級）（84 題）
題目來源：考選部考畢試題查詢平臺（政府資訊公開資料）；參考架構為本站自撰，僅供準備方向參考，非官方標準答案。最後更新：。