電子學概要　申論題歷屆試題與參考架構

114 年（考試時間 90 分鐘）　原卷 PDF

1. 1

   如圖一所示雙極性電晶體（BJT）電路，其中電晶體參數為 β  75 ，VBE (on)  0.7 V 。試求電路中的電流 I B 及電壓VC 。（25 分）VVCC CC = = 5V V RRCC=10kΩ = 10 kΩ RB R =B20 kΩ =20kΩ VC IB =2kΩ RREE = 2 kΩ圖一

   （25 分）

   參考架構・破題

   本題是「集極回授偏壓（RB 接在集極與基極之間）再加射極電阻 RE」的 BJT 直流分析。關鍵在流過 RC 的電流不是 IC，而是 IC＋IB＝IE＝(β＋1)IB，寫對這一點整題就不會錯。

   完整答題架構與關鍵字：到站內看全文

2. 2

   如圖二所示電路為金氧半場效電晶體（MOSFET）放大器之小信號電路模型，其中電晶體參數為 g m  2 mA/V 。試求電路之小信號電壓增益Vo / Vi 、輸入電阻 Ri 及輸出電阻 Ro 。（25 分）Ri gmVgs Ro RRSiSi= 50 =50kΩkΩ D S Vo Ii _ + Vgs RD RL Vi _ Io 44kΩ kΩ 10kΩ 10 kΩ + G圖二

   （25 分）

   參考架構・破題

   圖二是共閘極（Common-Gate）放大器的小信號模型：閘極接地、信號由源極經 RSi 輸入、輸出取自汲極。考點是共閘極輸入電阻很小（1/gm），配上很大的信號源電阻 50 kΩ，整體增益會被大幅衰減。

   完整答題架構與關鍵字：到站內看全文

3. 3

   如圖三所示電路，試推導電壓轉換函數（voltage transfer function）H (s )  Vo (s ) / Vi (s ) ，並說明此電路是何種濾波器，及求出此電路的截止角頻率 c （corner or cutoff angular frequency）。（25 分）L=2H R C vo(t) vi(t) 2 kΩ 2 μF圖三

   （25 分）

   參考架構・破題

   電感 L 串聯在前、R 與 C 並聯在後並取電容電壓為輸出，這是二階 RLC 低通濾波器。作法是先求並聯阻抗再分壓，整理成標準二階式，就能讀出自然頻率與 Q 值。

   完整答題架構與關鍵字：到站內看全文

4. 4

   如圖四所示二極體-電晶體邏輯（DTL）電路，其中電晶體參數為 β  25，VBE (on)  0.7 V ， VBE (sat)  0.8 V ， VCE (sat)  0.1 V ，所有二極體的切入電壓V  0.7 V ，試分別求出當輸入電壓⑴ vI  0.1 V 時及⑵ vI  2.5 V 時，電路中的電流 i1 及電壓 vo 。（25 分）VCC CC = 2.5V V i1 i3 R1 RC 12kΩ kΩ 12kΩ kΩ D1 D2 vo vI Qo i2圖四

   （25 分）

   參考架構・破題

   典型 DTL 反相器（NAND 閘的一個輸入）。分析方法是「先假設各元件狀態，再驗證」：輸入低時 D1 導通把節點電壓拉低，Qo 截止、輸出高；輸入高時 D1 截止，電流經 D2 灌入基極使 Qo 飽和、輸出低。

   完整答題架構與關鍵字：到站內看全文

113 年（考試時間 90 分鐘）　原卷 PDF

1. 1

   如圖 1 所示之電路，若 BJT 之   100 ， RB  480 k ， RC  2 k ，RE  1 k ，基-射極電壓VBE  0.7 V ，則 Vo 為多少？（25 分）10 V RB RC C Vo B VCE E RE圖1

   （25 分）

   參考架構・破題

   基極電阻 RB 接 VCC、射極有 RE 的固定偏壓（射極穩定）BJT 電路，求集極電壓 Vo。核心是用基極迴路 KVL 求 IB，再求 IC 與 Vo，最後驗證主動區。

   完整答題架構與關鍵字：到站內看全文

2. 2

   如圖 2 所示之 JFET 電晶體電路，該電晶體截止電壓VGS (off)  5 V，若直流閘源極電壓VGS  4 V ， I D  0.425 mA ，則 R1/R2 為何？（25 分）+18 V ID R1 D vi G C1 S C2 vo R2 20 kΩ 20 kΩ圖2

   （25 分）

   參考架構・破題

   JFET 分壓偏壓的源極隨耦器。題目給定 VGS 與 ID，不必解 Shockley 方程式求工作點，而是反推閘極電壓，再由分壓求 R1/R2。關鍵在辨認直流時只有源極那顆 20 kΩ 有作用（另一顆經 C2 耦合，直流隔離）。

   完整答題架構與關鍵字：到站內看全文

3. 3

   如圖 3 所示之理想二極體電路，請畫出此電路之電壓輸出對輸入轉換曲線。（25 分）1 kΩ vi vo 5V圖3

   （25 分）

   參考架構・破題

   理想二極體串聯於輸入與輸出之間，輸出端經 1 kΩ 接 5 V 電池到地（無其他負載）。這是一個「取較大值」的截位（clamp to 5 V 下限）電路，用分段討論二極體導通與截止即可畫出轉換曲線。

   完整答題架構與關鍵字：到站內看全文

4. 4

   如圖 4 之二極體整流電路，其中二極體為理想元件，若 Vo 之平均值為49.4 V， RL  10 k ， Vi  125sin (100pt ) V ， Vo 之漣波電壓峰對峰值為1.2 V，則電容 C 值為何？變壓器之匝數比 N1/N2 為何？（25 分）N1：N2 Vi Vs C RL Vo圖4

   （25 分）

   參考架構・破題

   橋式全波整流＋電容濾波。用「平均值＝峰值－漣波峰對峰值的一半」回推峰值，再由全波漣波公式求 C，最後以一次側峰值與二次側峰值之比求匝數比。題中 sin(100pt) 應為 sin(100πt)，即 f＝50 Hz。

   完整答題架構與關鍵字：到站內看全文

112 年（考試時間 90 分鐘）　原卷 PDF

1. 1

   圖 1(a)所示為使用複數阻抗（Z1 與 Z2）的理想運算放大器電路。（每小題 5 分，共 20 分）

   （一）利用克希荷夫電流定律（KCL）與理想運算放大器的虛接地（Virtual GND）性質，計算電壓增益 Vout/Vin。

   （二）利用圖 1(a)所示電路，使用被動元件（電阻 R 與電容 C）代替複數阻抗，設計微分器電路。

   （三）計算所設計微分器電路的時域（Time Domain）輸出電壓函數 Vout(t)。

   （四）若輸入電壓 Vin(t)波形如圖 1(b)所示，而所使用的 R 與 C 值分別為2.5 kΩ 與 1 nF，繪製輸出電壓 Vout(t)波形。Vin Z1 +2.5 V Z2 10 t (ms) Vout 5 15 Vin -2.5 V圖 1(a) 圖 1(b)

   （20 分）

   參考架構・破題

   反相運算放大器的通式 Vout/Vin＝－Z1/Z2（依圖：Z2 在輸入端、Z1 在回授路徑）。把 Z2 換成電容、Z1 換成電阻即為微分器，輸出與輸入斜率成正比；三角波微分後得到方波。

   完整答題架構與關鍵字：到站內看全文

2. 2

   圖 2 所示的金氧半場效電晶體（MOSFET）放大器電路，操作在中頻帶中。忽略通道長度調變（Channel Length Modulation）效應，並且假設兩顆電容器（C1 與 C2）的值很大。（每小題 10 分，共 20 分）

   （一）繪製此放大器電路的中頻帶小訊號等效電路。

   （二）計算此放大器電路的中頻帶電壓增益。VDD R1 RD C1 Vout Vin R2 RS C2圖2

   （20 分）

   參考架構・破題

   R1、R2 分壓偏壓、源極電阻 RS 被大電容 C2 旁路的共源極（Common-Source）放大器。中頻帶電容視為短路，源極交流接地，增益為 －gmRD。題目沒給數值，以符號作答即可。

   完整答題架構與關鍵字：到站內看全文

3. 3

   圖 3 的達靈頓對（Darlington Pair）電路，是由兩顆不同類型（一顆 npn與一顆 pnp）的雙極性接面電晶體（BJT）所組成。（每小題 10 分，共 20 分）

   （一）若將此電路等效為單顆 BJT 電晶體，請繪製其等效電路符號（npn 或pnp 擇一），並且標明其電流方向（IB、IC 與 IE）。

   （二）計算此電路的電流放大倍率 IE/IB。假設 1  1、 2  1。Q2 Q1圖3

   （20 分）

   參考架構・破題

   圖中 Q1 為 npn、Q2 為 pnp，Q1 集極接 Q2 基極、Q1 射極與 Q2 集極接在一起，這是互補式達靈頓（又稱 Sziklai pair）。整體行為由輸入電晶體 Q1 決定，等效為一顆 npn，電流增益約 β1β2。

   完整答題架構與關鍵字：到站內看全文

4. 4

   圖 4 所示為一階濾波器，使用被動元件進行實現。其中 R1 = 1 Ω、R2 = 1 kΩ、C1 = 1 nF，以及 C2 = 1 μF。（每小題 10 分，共 20 分）

   （一）計算轉移函數 H(s) = Vout/Vin，以及極點（pole）與零點（zero）位置。

   （二）使用波德規則（Bode’s rules）繪製轉移函數大小|H()|響應圖，必須標明數值。並且說明此濾波器類型為高通（High-Pass）或低通（Low-Pass） 。C1 Vin Vout R1 R2 C2圖4

   （20 分）

   參考架構・破題

   串聯臂為 R1∥C1、並聯臂為 R2∥C2 的阻抗分壓器（類似補償式衰減器）。寫出兩個並聯阻抗後分壓，整理成一個零點、一個極點的一階式；因極點頻率遠低於零點，是低通（落後型）響應。題中 |H()| 應為 |H(ω)|。

   完整答題架構與關鍵字：到站內看全文

5. 5

   圖 5 所示為由三顆完全相同的反相器所組成的振盪器。（每小題 10 分，共 20 分）

   （一）使用互補式金氧半（Complementary MOS, CMOS）反相器來設計此振盪器，繪製出完整電路。

   （二）若每一顆 CMOS 反相器均具有相同的高至低輸出轉態延遲時間（tPHL）與低至高輸出轉態延遲時間（tPLH） ，繪製在三個節點的波形，然後計算最高操作頻率（fmax） 。[註：tPLH≠tPHL] X Y Z圖5

   （20 分）

   參考架構・破題

   三級反相器首尾相接、無穩定直流工作點，構成環形振盪器（ring oscillator）。振盪週期由信號繞環一圈「先翻一次、再翻回來」的總延遲決定；本題特別註明 tPLH≠tPHL，作答重點是波形上要畫出不對稱的高、低準位時間，並推出 fmax。

   完整答題架構與關鍵字：到站內看全文

111 年（考試時間 90 分鐘）　原卷 PDF

1. 1

   如下圖為 BJT 放大器，假設在 iC = 1 mA 條件下 VBE = 0.7 V、 = 100，請設計電阻 RC 與 RE，使得輸出 VC = +5 V 與集極電流（collector current）為2 mA（iC=2 mA）。（20 分）+15VV iC RC C V =+5 V vCC=+5V Q1 + V VBE BE－RRE E -15VV－15

   （20 分）

   參考架構・破題

   BJT 直流偏壓設計題：基極接地、雙電源 ±15 V。由 VC 與 iC 直接求 RC，再由射極迴路求 RE；陷阱在題目給的是 iC=1 mA 時的 VBE=0.7 V，iC 改為 2 mA 時 VBE 要用指數關係修正。

   完整答題架構與關鍵字：到站內看全文

2. 2

   如下圖為儀表放大器，其中共模輸入電壓為+10 V，差動輸入電壓（V2-V1）為0.01 sin ωt V。假設R1=1 k，R2=100 k and R3=R4=1 k，試求 VO1、VO2 與最後輸出電壓 VO。（20 分）V V01 V V11 A A11 O1 R R44 R22 R R33 R R R11 A33 A + R33 R R22 R VOO V R R44 A A22 V V22 V02 VO2 - |

   （20 分）

   參考架構・破題

   三運放儀表放大器：A1、A2 組成差動輸入級（增益 1+2R2/R1，共模增益 1），A3 為差動放大級（增益 R4/R3）。題目要分別求兩個中間節點 VO1、VO2 與最後輸出，關鍵是把共模 10 V 與差動信號分開處理。

   完整答題架構與關鍵字：到站內看全文

3. 3

   如下圖差動放大器其電流源 I = 0.2 mA，假設每一個 BJT 之 β=200 且爾利電壓（early voltage）為 100 V，試求：輸入電阻（Ri）、輸出電阻（Ro）、電路轉導值（Gm=Io/vd）、差動放大器增益（vo/vd） 。（20 分）VVCC CC Q Q33 Q44 vo Io R Ro Q11 Q2 + vvdd R Rii - I -V -VEE EE

   （20 分）

   參考架構・破題

   BJT 差動對（Q1、Q2）搭配電流鏡主動負載（Q3 二極體接法、Q4）。主動負載把兩邊電流相加送到輸出，使差動轉單端時不損失一半增益；四個所求都從偏壓電流 I/2 求出小信號參數即可。

   完整答題架構與關鍵字：到站內看全文

4. 4

   共源放大器（common-source amplifier）之轉導值為 1 mA/V（gm=1 mA/V），Vo s s s電阻與電容值如下圖所示，其轉移函數為 = AM Vsig s+ωP1 s+ωP2 s+ωP3 where ωPi =2πfi，忽略通道長度調變效應（channel length modulation effect），求此電路的增益（AM ），三個頻率（fp1 、fp2 、fp3 ）值。（20 分）VVDD DD 40 MΩ 40MW 55kW kΩ Voo 100kW kΩ 0.1 0.1mμFF Q1 10 kΩ 10kW 0.01mμFF 0.01 + VSig sig - 10 MΩ 10MW 22kW kΩ 10mμF

   （20 分）

   參考架構・破題

   分壓偏壓共源放大器的低頻響應題。中頻增益在所有電容視為短路下求得；三個低頻極點分別來自輸入耦合電容 0.01 µF、源極旁路電容 10 µF、輸出耦合電容 0.1 µF，用短路時間常數法逐一計算。

   完整答題架構與關鍵字：到站內看全文

5. 5

   試以 CMOS 邏輯（CMOS logic）電路與通道晶體管邏輯（PTL：pass transistor logic）電路方式實現布林函數Y=AB+AB之電路圖。（20 分）

   （20 分）

   參考架構・破題

   本題旨在評量以互補式金氧半導體（CMOS）邏輯與通道晶體管邏輯（PTL）實現布林函數之電路合成能力與特性比較。題示函數標為 Y=AB+AB，實務上多為試題轉檔遺漏反相橫線之經典互斥或閘（XOR，即 Y=A·B̄+Ā·B），亦可依冪等律化簡為及閘（AND，即 Y=AB）。答題時應以邏輯電路合成原則破題，以主流之 XOR 閘為主軸展示電路結構，並兼論及閘實現，確保答題周延。

   完整答題架構與關鍵字：到站內看全文

110 年（考試時間 90 分鐘）　原卷 PDF

1. 1

   假設圖一電路中的二極體為理想二極體，試描述此電路的轉換特型，即描述在不同輸入電壓 υI 值的情況下，其所對應輸出電壓 υO 的值為何？（20 分）10 kΩ + + D1 D2 - + υI 5V 5V υO + - 10 kΩ 10 kΩ - -圖一

   （20 分）

   參考架構・破題

   雙向限幅電路（limiter）：輸入串 10 kΩ 到輸出節點，下方兩條並聯支路各為「理想二極體 + 5 V 電池 + 10 kΩ」，方向相反。輸出開路時，二極體不導通就 vO = vI；超過 ±5 V 時其中一條導通，形成斜率 1/2 的軟性限幅。

   完整答題架構與關鍵字：到站內看全文

2. 2

   如圖二的電路，若 υsig 為一個小的弦波信號，平均為零，而此電晶體的為 100。（20 分）

   （一）當射極電流和集極電壓分別為 0.5 mA 和 5 V 時，請求 RE 和 RC 值。

   （二）當 RL = 10 k，且爾利電壓（Early voltage）VA = 99 V 時，請畫出放大器的小信號型等效電路，並求整體的電壓增益。+15 V RC  υO Rsig = 2.5 k RL  υsig + - RE -15 V圖二

   （20 分）

   參考架構・破題

   雙電源偏壓的共射極放大器：基極經 Rsig 接到平均為零的信號源，射極以大電容旁路接地，集極經耦合電容接 RL。先做直流設計求 RE、RC，再用混合 π 模型（含 ro）求整體增益 vo/vsig。

   完整答題架構與關鍵字：到站內看全文

3. 3

   圖三為一 IC 源極隨耦器，當 NMOS 電晶體的 kn = 160 A/V2，爾利電壓（Early voltage）VA = 20 V， = 0.2，W/L = 100，且過驅電壓（overdrive voltage）VOV = 0.5 V。（20 分）

   （一）請求此電路的電壓增益 Aυo 和輸出電阻 RO 值。

   （二）若接上 1 kΩ 負載電阻時，電壓增益將變為多少？VDD υi G B + + υgs υbs - - υo I RL圖三

   （20 分）

   參考架構・破題

   IC 源極隨耦器（共汲極放大器），以理想電流源偏壓，基體接地使 vbs ≠ 0，必須考慮基體效應 gmb = χ·gm 與 ro。先由 VOV 求 ID、gm，再求開路增益與輸出電阻，最後接負載用分壓求增益。

   完整答題架構與關鍵字：到站內看全文

4. 4

   圖四為共源極（CS）放大器的高頻等效電路模型。若信號源內部電阻 Rsig = 100 k，同時放大器具有 RG = 4.7 M、RD = RL = 15 k、gm = 1 mA/V、ro = 150 k、Cgs = 1 pF 及 Cgd = 0.4 pF。（20 分）

   （一）請求出此放大電路的中頻增益 AM、上 3-dB 頻率 fH 以及零點頻率值。

   （二）若用另一個具有同樣大的 Cgs 但小一點 Cgd 的 MOSFET 去替換原本的電晶體，若想達到 1 MHz 的 fH，求 Cgd 最大可為多少？Rsig G Cgd D + + Vsig + - RG υgs Cgs gmVgs ro RD RL Vo - - S圖四

   （20 分）

   參考架構・破題

   共源放大器高頻響應：用米勒定理把 Cgd 等效到輸入端，求輸入極點作為 fH；Cgd 造成的前饋路徑產生右半平面零點。第二小題反過來由目標 fH 推 Cgd 上限。

   完整答題架構與關鍵字：到站內看全文

5. 5

   請回答下列問題：

   （一）請畫出三輸入 NAND 閘的 CMOS 電路。（10 分）

   （二）請畫出圖五中 PDN 相對應的 PUN 電路，然後畫出完整的 CMOS 邏輯電路。又此電路所實現的布林函數為何？（10 分）Y B A C圖五

   （20 分）

109 年（考試時間 90 分鐘）　原卷 PDF

1. 1

   圖一中以理想方波（虛線）vi(t)測試電壓增益為+1之放大器 A 與 B 的頻率響應，所得輸出分別為 vA(t)與 vB(t)，放大器工作於線性區。對輸入信號頻率而言，判斷 A 與 B 兩放大器各具有低通（low-pass） 、高通（high-、帶通（band-pass）pass） 、帶止（band-stop）或全通（all-pass）中那一種頻率響應特性，並比較放大器 A 或 B 之頻寬大小，必須說明所做判斷之理由。（20分）圖一

   （20 分）

   本題含圖表或公式，請對照原卷 PDF。

2. 2

   圖二整流電路使用理想二極體，初級圈與次級圈數比 Na：Nb = 10：1，次級圈抽頭位置圈數比 N1：N2 = 4：1。Vin(t)為有效（均方根）值100 V之正弦波。畫出輸出於負載 RL 之 VL(t)波形，並計算其直流電壓 VLdc 與有效電壓值 VLrms。（20分）圖二

   （20 分）

   本題含圖表或公式，請對照原卷 PDF。

3. 3

   利用 NAND 與 NOT 兩種邏輯閘電路設計編碼器，總邏輯閘數目不超過6個，將十進位數0、1、2、3以二進位表示之 AB，分別編碼為十進位數2、3、1、0之二進位輸出 XY 表示，A、B、X、Y 是0或1之布林變數（Boolean Variables），必須說明設計的過程。（20分）

   （20 分）

   參考架構・破題

   先由題意建立輸入 AB 與輸出 XY 的真值表，再分別化簡 X、Y，最後用 NAND 的通用性實現，並逐一清點閘數是否不超過六個。

   完整答題架構與關鍵字：到站內看全文

4. 4

   圖三為放大器的小訊號等效電路，輸出與輸入電壓 v1、v2與電流 i1、i2如圖右之矩陣關係式表示，gm = 4 mS，RE = 1 kΩ，r = 1 kΩ，ro = 5 kΩ，試求 a、b、c 與 d 之值，必須標明單位。（20分）圖三

   （20 分）

   本題含圖表或公式，請對照原卷 PDF。

5. 5

   圖四運算放大器具有理想特性，v1 ~ v4為小訊號輸入電壓，R1 = 1 kΩ，R2 = 2 kΩ，R3 = 3 kΩ，R4 = 4 kΩ，R5 = 5 kΩ，Rf = 6 kΩ，RL = 7 kΩ，vo與 v1 ~ v4之關係為何？（20分）圖四

   （20 分）

   本題含圖表或公式，請對照原卷 PDF。

108 年（考試時間 90 分鐘）　原卷 PDF

1. 1

   如圖一所示，假如 V1=2 V，V2=2 V，V3=2 V，V4=1 V，V5=1 V，V6=1 V，R1=1 kΩ，R2=1 kΩ，R3=1 kΩ，R4=3 kΩ，R5=1 kΩ，R6=2 kΩ，R7=1 kΩ，R8=1 kΩ，R9=1 kΩ，求 V0 =？（20 分）V1 R4 R6 R1 V1 R5 R2 V2 R3 R7 V4 V0 V3 R8 V5 R9 V6圖一

   （20 分）

   本題含圖表或公式，請對照原卷 PDF。

2. 2

   如圖二之電路，電晶體之 Vt=1 V，Kn= 4 mA/V2，VA（early voltage）=100 V，其直流工作點偏壓在 VD=7.0 V，VGS=2 V，ID=0.5 mA，又 R1=0.33 MΩ，R2=20 MΩ，R3=20 MΩ，R4=20 MΩ，R5=14 kΩ，R6=16 kΩ，R7=16 kΩ，R8=12 kΩ，C1=C2=C3=∞。（每小題 10 分，共 20 分）

   （一）求 gm，ro。

   （二）求 Rin 及 Vo/Vs。NMOS +15V +15V R5 C2 R2 Vo R1 C1 R8 C3 R4 R3 Vs R6 R7圖二

   （20 分）

   本題含圖表或公式，請對照原卷 PDF。

3. 3

   如圖三（不考慮 early effect，ro=∞），R1=50 kΩ，β1=β2=90，電路在 Vo可接負載 RL=1 kΩ，求：（每小題 5 分，共 20 分）

   （一） Rin=？

   （二） Rout（不考慮負載）=？

   （三）開路之總增益（overall voltage gain），Gvo=Vo/Vs=？

   （四）加負載之總增益（overall voltage gain），Gv=Vo/Vs=？R1 Q1 Vs Q2 Rout Rin Vo 9mA RL圖三

   （20 分）

   本題含圖表或公式，請對照原卷 PDF。

4. 4

   利用壓電之晶體（piezoelectric crystal）可以形式晶體振盪器（crystal，請畫出壓電晶體之等效電路，同時畫出其晶體阻抗隨頻率之oscillator）變化圖（crystal reactance versus frequency），並加以說明。（20 分）

   （20 分）

   參考架構・破題

   壓電晶體的電氣模型由動態串聯支路與電極靜電電容並聯而成；其阻抗隨頻率先出現串聯諧振、再出現並聯反諧振，正是晶體能高選擇性穩頻的原因。

   完整答題架構與關鍵字：到站內看全文

5. 5

   一個 4Mbits 記憶體晶片，製作時分成 32 個區塊（blocks） ，每個區塊有1024 列（rows），128 行（columns），請計算列位址（rows address），行位址（columns address）及區塊位址（blocks address），各需要多少的位元（bits）來操控？（20 分）

   （20 分）

   參考架構・破題

   各類位址所需位元數，就是能唯一選出該類項目的最小二進位位數；因題目三個數量皆為二的整數次方，可直接取以二為底的對數。

   完整答題架構與關鍵字：到站內看全文

107 年（考試時間 90 分鐘）　原卷 PDF

1. 1

   如圖一所示為一運算放大器（operational amplifier）電路。如果輸出電壓vo = 6v1 + 4v2，試求 R3 之電阻值？其中 R1=2 kΩ、R2=4 kΩ、Rf=18 kΩ。（20 分）（圖一）

   （20 分）

   本題含圖表或公式，請對照原卷 PDF。

2. 2

   如圖二所示的電路。試分析各節點電壓及流經各元件的電流。其中Rb1=100 kΩ、Rb2=50 kΩ、Rc1=5 kΩ、Re=3 kΩ、Re2=2 kΩ、Rc2=2.7 kΩ，假設所有電晶體共射極電流增益β=100、VBE(on)=0.7 V、VT=25 mV@300 K、VCC=15 V。（20 分）VCC VCC VCC（圖二）

   （20 分）

   本題含圖表或公式，請對照原卷 PDF。

3. 3

   如圖三所示為以電容 Cc 做回授頻率補償的兩級式 CMOS 運算放大器，以波得圖說明此種頻率補償如何讓此運算放大器操作由沒有回授頻率補償之不穩定轉為穩定操作？（20 分）（圖三）

   （20 分）

   本題含圖表或公式，請對照原卷 PDF。

4. 4

   如圖四所示為一考畢茲晶體振盪器（Colpitts crystal oscillator）及其所用晶體（crystal）之小訊號等效電路模型（r 可以忽略不計） 。試推導此振盪器之振盪頻率。而其中電晶體之小訊號模型可使用最精簡之模型；亦即無限大之輸入電阻及輸出端之受控電流源為 gmvπ，而電晶體之輸出電阻、振盪器之負載電阻及其他被動元件的非理想性以單一電阻 R 表示之。（20 分）（圖四）

   （20 分）

   本題含圖表或公式，請對照原卷 PDF。

5. 5

   如圖五所示為電阻負載式反相器電路，其中 R=1 kΩ、VDD=5.0 V、輸出低電壓準位 VOL=0.6 V。而其中增強型（enhancement-type）nMOS 電晶體有著下列的參數：VT0=1.0 V、γ =0.2 V1/2、λ=0、μnCox=22.0 μA/V2。試求：（每小題 10 分，共 20 分）

   （一）電晶體所需要的幾何比值（aspect ratio）W/L。

   （二）輸入低電壓準位 VIL 及輸入高電壓準位 VIH。（圖五）

   （20 分）

   本題含圖表或公式，請對照原卷 PDF。

106 年（考試時間 120 分鐘）　原卷 PDF

1. 1

   下圖電路利用三個相同特性的二極體（Diode）所組成的電路，其中二極體具有飽和電流（saturation current） I S = 10 -14 A 。（二極體電流 I D = I S eVD /VT ，其中VD 為其電壓和VT = 25 mV 。）

   （一）如圖 1(a)，若輸出電壓 Vo = 2 V，求出電流 I 的值為何？（10 分）

   （二）如圖 1(b)，其中 R = 10 kΩ ，則輸出電壓 Vo 的值為何？（10 分）++3 3VV II R VVo o VVo o圖圖1(a) 1(a) 圖圖2(a) 1(b)

   （20 分）

   本題含圖表或公式，請對照原卷 PDF。

2. 2

   對於下圖放大器電路，其中所使用 BJT 電晶體的特性為 β = 100 、 VT = 25 mV 和VBE (ON) = 0.7 V 以及VCC = 5 V、I EE = 0.5 mA、Rsig = 50 Ω、RC = 12 kΩ 和 RL = 12 kΩ 。

   （一）計算輸入電阻 Rin 及輸出電阻 Rout 。（10 分）

   （二）計算整體電壓增益Vout / Vsig 。（10 分）VVCC CC RRCC ∞ VVoutout RRLL Rsig sig ∞ RRout out VVsigsig IIEEEE RRinin 43160 全一張43360 （背面）等 別：四等考試

   （20 分）

   本題含圖表或公式，請對照原卷 PDF。

3. 3

   下圖為 Class B 輸出級電路（假設電晶體 β N = β P ），其中電源 VCC = 5 V 和負載RL = 4 Ω 。

   （一）假使輸出為正弦波，峰值V peak = 3.5 V ，計算輸出負載功率（ PL ）、電源所提供的平均功率（ PS ）、以及功率轉換效率（Power-conversion efficiency）。（10 分）

   （二）當輸出大小改變，此輸出級電路的平均功耗為 PD = PS − PL ；請問電路最大平均功耗 PDmax 為何？此時功率轉換效率為何？（10 分）+VVCC + CC QNN V Vpeak peak VVinin VVoutout QPP R RLL -VCCCC −

   （20 分）

   本題含圖表或公式，請對照原卷 PDF。

4. 4

   下圖迴授（feedback）電路，忽略電晶體的通道調變效應（channel-length modulation，所有電晶體的轉導（transconductance）都為 gm，以及四個電阻 RD1、RS1、RD2 effect）和 RF。

   （一）請說明開迴路（open loop）電路分析。（10 分）

   （二）求出此電路的小訊號增益 Av = Vout / Vin 。（5 分）

   （三）求出此電路的輸出電阻 Rout 。（5 分）（以上答案，以 gm、RD1、RS1、RD2 和 RF 表示。）VDD DD RRD D1 VVinin VVout RRFF out Rout out RRSS1 1 RRDD2

   （20 分）

   本題含圖表或公式，請對照原卷 PDF。

5. 5

   在 CMOS 半導體製程中，請用電晶體 PMOS 和 NMOS 來設計一個三輸入的反或閘（NOR）邏輯電路；並說明對於此邏輯電路的 NMOS 和 PMOS 尺寸（W/L）的設計考量。 （20 分）（注意：PMOS 電路和 NMOS 電路採用對偶方式設計）

   （20 分）

   參考架構・破題

   三輸入 NOR 的輸出為 Y＝（A＋B＋C）̅；靜態互補 CMOS 應令 NMOS 下拉網路實現 A＋B＋C，PMOS 上拉網路則按對偶原則串聯，才能在任一輸入為高時下拉、僅全低時上拉。

   完整答題架構與關鍵字：到站內看全文

105 年（考試時間 120 分鐘）　原卷 PDF

1. 1

   如圖所示為一由理想 OP 放大器所構成之電路，求 i 及 vo。（20 分）kr r/k v - + vo i r r

   （20 分）

   本題含圖表或公式，請對照原卷 PDF。

2. 2

   如 圖 所 示 為 一 由 NMOS 放 大 器，其 偏 壓 電 路 使 N-MOSFET 的 I D = 1 mA 且|VOV| = 0.1 V。在不考慮通道長度調變效應的條件下，求 Rin 與 vo/vi。（20 分）6 kΩ C=∞ vo ID 2 kΩ vi 10 kΩ Rin

   （20 分）

3. 3

   如圖所示為一二極體電路。二極體 D 在導通時的電壓為 0.7 V，導通電阻可忽略不計。求流過二極體的電流 iD 以及流過 6 kΩ 的電流 i。（20 分）+2 V +5 V 4 kΩ 10 kΩ D 6 kΩ iD 10 kΩ i 43160 全一張43360 （背面）等 別：四等考試

   （20 分）

   本題含圖表或公式，請對照原卷 PDF。

4. 4

   如圖所示的電路中，兩個放大器 A1 與 A2 之電壓增益分別為-50 與-200，兩放大器其餘特性均為理想。若因穩定度之考慮，此電路的單增益頻寬 ft 必須為 10 MHz，應在A 與 B 節點間跨接多大的電容？（20 分）B A 15 kΩ A1 A2 vo vi 10 pF；其中 IS = 10-14 A，

   （20 分）

   本題含圖表或公式，請對照原卷 PDF。

5. 5

   一個 n-p-n BJT 電晶體，其 iC-vBE 特性為 iC = IS（exp(vBE/VT)-1）VT = 25 mV。求電晶體在 vBE = 0.7 V 時的小信號互導 gm？若電流增益 β = 100，分別求由射極端以及基極端視入的射基極動態電阻？（20 分）

   （20 分）

   參考架構・破題

   先對指數型 iC－vBE 關係在工作點微分取得 gm，再用混合 π 小信號模型把同一射基極電壓對應到由基極與射極看入的不同電阻；題目未給 IS，數值只能保留為 IS 的函數。

   完整答題架構與關鍵字：到站內看全文

104 年（考試時間 90 分鐘）　原卷 PDF

1. 1

   如圖一所示，輸入信號為一個週期 T 之連續信號： （每小題 10 分，共 20 分）

   （一）請配合輸入信號說明 D1 及 D2 何時會導通。

   （二）請以輸入信號為參考，繪出 vo，並說明那個部分是由 D1 或 D2 導通形成。D1 1: 2 vi + Vm vi + R − vi CT + − + − vO 0 T T t 2 vi − D2圖一

   （20 分）

   本題含圖表或公式，請對照原卷 PDF。

2. 2

   如圖二所示，VBE(on)=0.7 V，β=100：

   （一）請繪出直流之效應電路。 （3 分）

   （二）利用（一）之結果將電晶體左端之 R1、R2 與電源轉成戴維寧等效電路。 （7 分）

   （三）利用（二）之結果算出電晶體之 IBQ、ICQ、IEQ 及 VCEQ。（10 分）VCC = 10V R1= 56kΩ RC = 2kΩ Rs = 0.5kΩ vO CC vS + - R2=12.2kΩ RE = 0.4kΩ圖二43560 全一張43760 （背面）等 別：四等考試

   （20 分）

   本題含圖表或公式，請對照原卷 PDF。

3. 3

   （一）利用一個二極體、一個電阻及一個理想 OP 放大器，繪出一個簡單的對數放大器（simple log amplifier）。（10 分）

   （二）利用（一）之電路證明輸出具有一個對數放大效應。（10 分）

   （20 分）

   參考架構・破題

   把二極體置於反相運算放大器的回授路徑，利用理想運算放大器的虛地與輸入端不取電流，使輸入電流全數流過二極體；二極體的指數關係反解後即得到對數輸出。

   完整答題架構與關鍵字：到站內看全文

4. 4

   如圖三：（每小題 10 分，共 20 分）

   （一）利用電阻表示 Av = vO/vI =？

   （二）假設放大倍率為 10 倍，R2/R1= R3/R1=8，R1=50 kΩ，求 R4=？i2 i3 vx R2 R3 i4 R4 vI R1 ① 0 −

   ② v1 = 0 i1 vO +圖三

   （20 分）

   本題含圖表或公式，請對照原卷 PDF。

5. 5

   如下表，為 D flip-flop 之函數表：（每小題 10 分，共 20 分）

   （一）利用 NAND gate 繪出 R-S flip-flop 電路。

   （二）利用 NAND gate 及 R-S flip-flop 繪出 D flip-flop 電路。R Clk D Q Q′ 0 X X 0 1 0 ↑ 0 0 1 0 ↑ 1 1 0

   （20 分）

   本題含圖表或公式，請對照原卷 PDF。

103 年（考試時間 90 分鐘）　原卷 PDF

1. 1

   如下圖所示為一由理想 OP 放大器所構成之電路。求 A(s) =Vo(s)/Vi(s)。（20 分）R R C Vi r Vo

   （20 分）

   本題含圖表或公式，請對照原卷 PDF。

2. 2

   如下圖所示為一由電晶體 Q1 所構成的放大器。電路中 VT = 25 mV，電晶體之特性：β = 100，VBEactive = 0.7 V。求 Q1 的集極偏壓電流。（10 分）在不考慮電晶體輸出電阻 ro 的條件下，求電路之輸入電阻 Rin 以及小信號增益vo/vin。假設 C1=C2=。（10 分）+5V 10kΩ 1MΩ vo C2 vin Q1 C1全一張43760 （背面）等 別： 四等考試

   （20 分）

   本題含圖表或公式，請對照原卷 PDF。

3. 3

   如下圖所示為一差動放大器電路。電晶體的特性：VBEactive = 0.7 V，β = 100。VT = 25 mV。不考慮電晶體的輸出電阻。若電流源最小必須有+2 V 的跨壓才能正常操作，求共模輸入的最高與最低電壓。（10 分）求小信號增益 vo/(v1-v2)。（10 分）+15V 2mA v1 v2 vo 10kΩ 10kΩ

   （20 分）

   本題含圖表或公式，請對照原卷 PDF。

4. 4

   如下圖所示為一濾波器電路。求轉換函數 Vo(s)/Vin(s)。（15 分）請問這是那一種濾波器？（5 分）R R Vo Vin R L C

   （20 分）

   本題含圖表或公式，請對照原卷 PDF。

5. 5

   畫出一個具有兩個輸入 A, B 的 CMOS NAND 閘的電路圖。問 CMOS 邏輯閘為何靜態功率消耗極低？何謂邏輯閘的動態功率消耗？動態功率消耗與操作頻率的關係為何？（20 分）

   （20 分）

   參考架構・破題

   二輸入 CMOS NAND 由並聯 PMOS 上拉網路與串聯 NMOS 下拉網路構成；穩態時理想上、下拉路徑不會同時導通，故靜態功耗極低，而切換時負載電容的充放電構成主要動態功耗。

   完整答題架構與關鍵字：到站內看全文

102 年（考試時間 90 分鐘）　原卷 PDF

1. 1

   圖一為一放大器電路，其中 A 為理想之運算放大器，D 為理想二極體。R1 = 4 kΩ，R2 = R3 = 8 kΩ。求下列情況下之放大器增益 A(= VO )。VI

   （一）VI = 2V。（10 分）

   （二）VI = -2V。（10 分）R3 R2 D R1 - + A VO VI + -圖一⎛W⎞

   （20 分）

   本題含圖表或公式，請對照原卷 PDF。

2. 2

   考慮圖二 FET 放大器，若 Vt = 1 V， k′n ⎜ ⎟ = 1 mA/V2，RD = 2 kΩ，VD = 3 V。⎝L⎠

   （一）求輸出電壓 VO。（10 分）

   （二）求 DG 間之小訊號電阻值。（10 分）RD D + VO VD - G圖二43760 全一張（背面）等 別： 四等考試類 科： 電力工程、電子工程、電信工程

   （20 分）

   本題含圖表或公式，請對照原卷 PDF。

3. 3

   考慮圖三之放大器電路，其中 RS = 1.5 kΩ，RB = 50 kΩ，RC = 4 kΩ，RL = 4 kΩ，β = 100，VT = 25 mV，VA（Early voltage）= 100 V。

   （一）求直流偏壓電壓 VB、VC 及 VE。（6 分）

   （二）畫出電晶體之低頻混 π 型（hybrid - π）小訊號等效電路，並求出 rπ、gm 及 ro 值。（7 分）v

   （三）求小訊號增益 AV (= o )。（7 分）vs +5V RC VC vvoo R ∞ RSs VB ∞ V RL VEE vvss +- - RB ∞ 1mA 1mA -5V -5V圖三

   （20 分）

   本題含圖表或公式，請對照原卷 PDF。

4. 4

   某理想轉導（Transconductance）放大器之輸入電阻為 Ri，輸出電阻為 Ro，轉導增益為 A。今以一轉阻值（Transresistance）為 β 之理想回饋網路與此放大器組合成一串聯-串聯型（Series-series）回饋放大器。

   （一）畫出此回饋放大器之結構圖。（8 分）

   （二）求此回饋放大器之輸入電阻、輸出電阻及轉導增益。（12 分）

   （20 分）

   參考架構・破題

   串聯－串聯回授是在輸入端以串聯方式比較電壓、在輸出端以串聯方式取樣電流，適合形成穩定的轉導放大器；負回授使轉導降低並穩定，同時提高輸入與輸出電阻。

   完整答題架構與關鍵字：到站內看全文

5. 5

   某 CMOS 邏輯電路之布林函數（Boolean function）Y = A + BC 。此電路包含一PMOS 上拉網路（Pull-up network）及 NMOS 下拉網路（Pull-down network）。

   （一）分別畫出上拉網路及下拉網路，並標出 A、B、C 及 Y 之腳位。（12 分）

   （二）畫出此 CMOS 邏輯電路。（8 分）

   （20 分）

   參考架構・破題

   互補靜態 CMOS 的單一複合閘會自然產生下拉導通條件的反相，因此先以互補網路形成 Z＝（A＋BC）̅，再接一級 CMOS 反相器得到題定 Y＝A＋BC，是只需原始 A、B、C 輸入且最清楚的實現。

   完整答題架構與關鍵字：到站內看全文

其他等別的「電子學概要」

• 電子學概要（普通考試）（65 題）